職位名稱:IC設(shè)計(jì)工程師

空缺數(shù)量:2

工作地點(diǎn):山東青島，江蘇無錫

待遇:面議

工作內(nèi)容:

• 設(shè)計(jì)Robei IP庫

• 設(shè)計(jì)和仿真下一代Robei芯片系統(tǒng)

• 用Xilinx的Vivado和Zynq FPGA驗(yàn)證

• 與其他EDA工具進(jìn)行對(duì)比

• 書寫文檔和專利

• 利用算法提升運(yùn)行速度和效率。

背景要求:

• 本科專業(yè)為電子工程，通信，計(jì)算機(jī)等相關(guān)專業(yè)，碩士博士?jī)?yōu)先。

• 中英文讀寫書說流利。

• 熟練掌握Verilog語言

• 熟悉FPGA和ASIC流程

• 熟悉各種相關(guān)算法優(yōu)先

• 有流片經(jīng)驗(yàn)者優(yōu)先

• 有創(chuàng)意有激情的工作者

聯(lián)系方式:robei@robei.com